集成电路工艺

定义

集成电路工艺指围绕半导体单晶片，运用一组特定的加工手段，把有源器件与无源器件按指定电路关系互连，并封装成可执行特定电路或系统功能的微型结构的全部技术过程^[1]。它既包括单步的氧化、光刻、刻蚀、掺杂、成膜等基础工序，也包括把数百道工序按顺序整合起来的工艺集成^[3]。

从产业角度看，工艺是设计成果转化为实体芯片的必经环节，晶圆代工的实质就是借助载有电路信息的光掩模，通过光刻、刻蚀等流程的多次循环，将客户版图逐层集成到晶圆之上^[4]。元件尺寸、层数与材料的搭配方式，构成了通常所说的"工艺节点"。

原理

工艺的核心思路是图形转移与选择性加工。先在晶圆表面形成薄层材料，再涂布光刻胶，用曝光设备把掩模版上的图形投影到胶层，显影后留下保护图形；随后用刻蚀去掉未被保护的材料，或用离子注入向裸露区域引入杂质，最后去除残胶并清洗，即完成一层的加工^[5]。若干层反复叠加，就构成三维的器件与互连结构。

光刻的分辨率受衍射限制，可用瑞利判据近似描述：$R = k_1 \lambda / NA$，其中 $\lambda$ 为曝光波长，$NA$ 为投影物镜数值孔径，$k_1$ 为与工艺和掩模相关的系数^[6]。缩短波长、增大数值孔径或降低 $k_1$，都能把可分辨线宽做得更小；后者通常通过光学邻近效应校正与多重曝光实现^[6]。

按功能，整条产线可分为前道、中道与后道三段：前道在高温下制作晶体管，对颗粒和缺陷最敏感；中道用接触孔把源极、漏极、栅极引出到第一层金属；后道在较低温度下完成多层金属互连，以免已完成的器件再受高温影响^[7]。薄膜沉积方式包括化学气相沉积、物理气相沉积、原子层沉积、外延与电镀等，分别适应绝缘层、金属层与超薄阻挡层的需要^[8]。

发展历程

1947 年 12 月，贝尔电话实验室的威廉·肖克莱、约翰·巴丁与沃尔特·布拉顿研制出第一只晶体管，为后续平面工艺提供了器件基础^[1]。20 世纪 50 年代末，氧化、光刻、扩散等技术相继成熟并组合为平面工艺，使批量制作器件成为可能^[1]。

1959 年，仙童半导体公司的罗伯特·诺伊斯与德州仪器公司的杰克·基尔比分别独立实现集成电路，标志微电子技术进入集成化阶段^[1]。1965 年 4 月 19 日，时任仙童半导体研究部主任的戈登·摩尔在《电子学》杂志撰文，指出芯片上元件数量约每年翻一番，1975 年将周期修正为约两年；此后"约每 18 至 24 个月增加一倍"成为流传最广的表述^[9]。

此后工艺沿缩小特征尺寸与增加层数两条路径推进，先后引入化学机械平坦化、铜互连、应变硅与高介电常数金属栅等技术，器件结构也由平面转向鳍式晶体管乃至全环绕栅极结构^[10]。光刻光源则由汞灯、193 nm 准分子激光发展到 13.5 nm 极紫外光；极紫外技术自 20 世纪 90 年代末开始联合研发，2010 年推出概念机型，2016 年前后才进入量产设备阶段^[11]。

应用

工艺服务于逻辑芯片、存储芯片、模拟与功率器件、图像传感器以及微机电系统等多类产品，不同产品对线宽、层数与材料的要求差异很大^[12]。以主流 CMOS 逻辑为例，前道要依次完成隔离、阱注入、栅介质与栅极、轻掺杂漏与侧墙、源漏注入、激活退火、硅化物等工序，随后进入接触孔与多层铜互连，一层版图对应一张掩膜，28 nm 节点典型需要 40 至 50 张掩膜^[7]。

由于工艺复杂，制造通常按分工组织：代工厂掌握工艺平台与产线，设计公司提供版图并委托流片，设备与材料企业提供光刻机、刻蚀机、靶材、特种气体与光刻胶等投入^[4]。晶圆加工完成后还需经过晶圆检测、切割、封装与成品测试，才成为可交付的器件^[4]。

局限

工艺精度受物理规律约束。特征尺寸缩小到纳米量级后，栅介质过薄会引发量子隧穿漏电，沟道变短则削弱栅极控制力，出现短沟道效应；随机掺杂波动等因素还会造成阈值电压分散，影响电路一致性^[13]。业界只能通过改变器件结构、引入新介质材料来缓解，而缩放幅度已明显收窄^[11]。

光刻是最主要的瓶颈之一。193 nm 浸没式光刻需依靠多重曝光延伸到更小节点，但曝光、刻蚀与平坦化次数随之增加，掩膜成本上升、周期延长且良率下降^[11]。极紫外光刻虽能提高分辨率，却面临光源功率、光子散粒噪声、掩模缺陷与光刻胶性能等问题，单台设备价格高昂^[14]。

良率与经济性同样构成限制。工艺步骤越多，累积缺陷的机会越大，纳米级节点的缺陷密度上限极严，任何一层关键尺寸超差都可能使整片报废^[6]。先进产线投资巨大、研发周期拉长，加之连线变细后 RC 延迟与静态存储器缩放滞后，单纯缩小尺寸带来的收益逐步减弱，产业界因此转向多芯片封装与三维集成等替代路径^[15]。

参见

• 光刻 —— 集成电路工艺中把掩模图形转移到晶圆上的核心图形化环节。

• 刻蚀 —— 去除未被保护材料、把光刻胶图形固化到薄膜上的加工步骤。

• 离子注入 —— 向半导体指定区域引入杂质、形成源漏与阱区的掺杂手段。

• 化学气相沉积 —— 在晶圆表面生成绝缘层、半导体层与金属层的常用成膜方法。

• 摩尔定律 —— 描述芯片集成度长期增长节奏的经验规律。

• 晶圆代工 —— 以受托方式为客户完成集成电路工艺集成的产业形态。